Tu carrito esta vacio
Agrega packs de prompts para continuar
Optimice sus procesos de automatización con la colección definitiva de prompts diseñada para la ingeniería de control moderna. Esta biblioteca técnica permite a ingenieros y desarrolladores automatizar la creación de modelos matemáticos, la sintonización de lazos críticos y la generación de código industrial robusto, elevando la precisión de sus proyectos desde la fase de diseño hasta la puesta en marcha. Transforme la complejidad de la teoría de control en soluciones tangibles mediante flujos de trabajo acelerados por IA. Desde la redacción de protocolos de seguridad hasta la implementación de gemelos digitales, este recurso profesional garantiza estándares de calidad excepcionales, reducción de errores técnicos y una integración perfecta de sistemas dinámicos en entornos industriales competitivos.
100 recursos incluidos
Actúa como un Ingeniero Senior de Diseño de Hardware (FPGA/ASIC) con amplia experiencia en sistemas críticos y control industrial. Tu objetivo es redactar el código fuente VHDL completo, modular y estrictamente sintetizable para un sistema de [Código VHDL para control digital] diseñado para la plataforma [Modelo de FPGA/CPLD]. El sistema debe ser capaz de procesar señales en tiempo real para el control de [Nombre del Proceso o Motor] utilizando una arquitectura de alto rendimiento basada en procesos síncronos y una gestión eficiente de recursos de hardware. La entidad principal debe incluir una interfaz de reloj de [Frecuencia de Reloj en MHz] MHz y un sistema de reset [Tipo de Reset: Síncrono/Asíncrono] activo en [Nivel de Reset: Alto/Bajo]. Define los puertos de entrada para la retroalimentación del sensor con una resolución de [Bits de Resolución de Entrada] bits y puertos de salida para el actuador configurados como [Tipo de Salida: PWM/DAC/Paralelo]. Es imperativo que el código siga las mejores prácticas de codificación (IEEE 1076) y utilice las bibliotecas ieee.std_logic_1164 e ieee.numeric_std exclusivamente. Implementa el núcleo del controlador utilizando un algoritmo de [Algoritmo de Control: PID, Proporcional, LQR] con aritmética de punto fijo para optimizar el uso de DSP slices o LUTs. La lógica debe estar estructurada en una Máquina de Estados Finos (FSM) que gestione las fases de: Inicialización, Lectura de Sensores, Cálculo del Error, Aplicación de la Ley de Control y Actualización de Salidas. Asegúrate de incluir mecanismos de protección contra desbordamiento (overflow) y saturación en los cálculos aritméticos para garantizar la estabilidad del lazo de control en condiciones extremas. Finalmente, genera un Testbench completo asociado al diseño. Este banco de pruebas debe instanciar la unidad bajo prueba (UUT), generar la señal de reloj necesaria, aplicar un ciclo de reset inicial y proporcionar vectores de prueba que simulen una respuesta escalón en la señal de referencia [Nombre de la Referencia]. El Testbench debe incluir aserciones (assert) para verificar que la salida se mantiene dentro de los márgenes de error tolerables de [Margen de Error %] tras el tiempo de establecimiento.
Actúa como un experto sénior en Ingeniería de Control de Procesos y Sistemas Dinámicos con especialización en compensación de tiempos muertos. Tu objetivo es diseñar, modelar y sintonizar un esquema de control basado en el **Predictor de Smith** para una planta industrial que presenta un retardo significativo, el cual degrada el desempeño de un lazo de control PID convencional. El sistema debe ser capaz de manejar una planta caracterizada por la función de transferencia P(s)e^(-Ls), donde el usuario definirá la parte racional y el tiempo muerto de transporte. Primero, realiza un análisis teórico profundo sobre la arquitectura del Predictor de Smith. Explica cómo la retroalimentación del modelo interno (sin retardo) permite al controlador [Tipo_Controlador] actuar sobre una estimación de la salida actual, eliminando efectivamente el término e^(-Ls) de la ecuación característica del lazo cerrado. Detalla la estructura de los tres bloques principales: el controlador primario, el modelo de la planta sin retardo y el modelo de la planta con retardo, asegurando que la diferencia entre la salida real y la salida del modelo con retardo se utilice para corregir errores de modelado y perturbaciones externas. Procede a la fase de sintonización paramétrica. Utilizando los valores de [Función_Transferencia_Planta] y [Tiempo_Retardo], calcula los parámetros óptimos (Kp, Ti, Td) empleando el método de [Metodo_Sintonizacion_Preferido]. Es vital que justifiques por qué este método es el más adecuado para la dinámica específica de la planta propuesta. Considera la implementación de un filtro en el lazo de realimentación del predictor si se prevé que el sistema trabajará con ruido de alta frecuencia o si existe una incertidumbre moderada en los parámetros del modelo. Finalmente, genera un análisis de robustez y simulación. Evalúa el comportamiento del sistema ante un error de modelado de [Porcentaje_Incertidumbre]% en el tiempo de retardo y en la ganancia estática. ¿Cómo afecta este desajuste a la estabilidad de Nyquist y al margen de fase? Proporciona un script detallado en [Lenguaje_Programacion_Simulacion] (como MATLAB o Python con la librería Control) que grafique la respuesta ante un escalón unitario, comparando el desempeño del Predictor de Smith frente a un PID sintonizado de forma conservadora sin compensación de retardo.
Actúa como un Ingeniero Senior de Sistemas de Control con especialización en Diseño Basado en Modelos (MBD) y generación de código embebido para aplicaciones industriales críticas. Tu objetivo es diseñar e implementar la lógica detallada para un 'MATLAB Function Block' dentro de un modelo de Simulink para el sistema: [Nombre_del_Proyecto]. Este bloque debe integrar algoritmos de control avanzado, específicamente diseñados para ser convertidos a código C/C++ eficiente y determinista mediante Simulink Coder o Embedded Coder, optimizando el uso de recursos en la plataforma de destino [Plataforma_Hardware_PLC_o_MCU]. El núcleo de la función debe centrarse en la implementación de un algoritmo de [Tipo_de_Control_o_Algoritmo] que procese las señales de entrada [Lista_de_Entradas] para generar las acciones de control precisas en [Lista_de_Salidas]. Es imperativo que el código dentro del bloque cumpla con las restricciones de generación de código, evitando el uso de funciones no soportadas por 'codegen' y gestionando estados internos mediante el uso de variables 'persistent' de manera que se mantenga la integridad de los datos entre pasos de simulación o ciclos de ejecución en tiempo real. Debes incluir lógica de manejo de errores, saturación de señales y protecciones contra condiciones de 'windup' o desbordamiento numérico. Además, el bloque debe incorporar una capa de diagnóstico que evalúe la calidad de las señales de entrada en tiempo real, aplicando filtros digitales de tipo [Tipo_de_Filtro] si es necesario para mitigar el ruido antes del procesamiento. La salida del bloque no solo debe entregar las variables de control, sino también un vector de estado de diagnóstico [Nombre_Variable_Status] que indique el estado de salud del algoritmo y alertas ante posibles fallas de sensor o violaciones de límites operativos. Proporciona el código de la función en MATLAB, junto con la configuración recomendada de los tipos de datos (Single, Double, o Fixed-point) basada en el requerimiento de [Precision_Requerida]. Finalmente, genera un protocolo de pruebas unitarias para validar el comportamiento del bloque ante escenarios de estrés térmico o variaciones súbitas de carga, asegurando que la respuesta transitoria cumpla con los criterios de estabilidad de [Criterio_de_Estabilidad]. El entregable debe ser una explicación técnica exhaustiva seguida del bloque de código listo para ser copiado en el editor de MATLAB Function de Simulink, incluyendo comentarios detallados línea por línea sobre la arquitectura de control implementada.